IMAGE DISPLAY DEVICE

Patent number:

JP63073295

Publication date:

1988-04-02

Inventor:

TAKESADA HAJIME

Applicant:

SANYO ELECTRIC CO

Classification: - international:

G09G3/36; H04N5/66

- european:

Application number: Priority number(s): JP19860219982 19860917

JP19860219982 19860917

Report a data error here

Abstract not available for JP63073295

Data supplied from the esp@cenet database - Worldwide

⑩日本国特許庁(JP)

40特許出願公開

砂公開特許公報(A)

昭63-73295

@Int_Cl.4

識別記号

厅内整理番号

❸公開 昭和63年(1988)4月2日

G 09 G 3/36

102

8621-5C B-7245-5C

審査請求 未請求 発明の数 1 (全5頁)

❷発明の名称

画像表示装置

②特 顧 昭61-219982

魯出 顧 昭61(1986)9月17日

砂発 明 者

武 貞

肇

大阪府守口市京阪本通2丁目18番地 三洋電機株式会社内

⑩出 顧 人 三洋電機株式会社

大阪府守口市京阪本通2丁目18番地

②代理人 弁理士 西野 卓嗣

外1名

明 相 自

1 発名の名称

西像发示装置

2. 特許游求の範囲

(1) 複数個の画素がマトリックス状化配置されたアクティブマトリックスパネルの各行及び各列を夫人所定國被数のクロックパルスにより選択して動衆を函動してなる画像表示装置において、前配クロックパルスをカウントして2億カウンをおしてかり、前記を行及び若しくは各列に、前記を行及び若しくは各列に、前記をフロックパルスに同期して順次シフトするパルスをコーダとを上記アクティーがをを上記アクティーがをカウントに並改してなり、設プコーダをカウントの2億に応答するアファクスクトリックスの2億に応答するアファクスクトリンジスタ人の2000では低した事を特徴とする可像表示変数。

3. 発明の詳細な説明

(イ) 産業上の利用分野

本発明は被姦マトリックスパネルを用いた面 像表示装置に関する。

何 従来の技術

第6因は被島T V装置に用いられるアクティ プマトリックス被晶パネルを採用した液晶表示装置を示す因であり、この様な装置は何えば特朗昭 57-41078号公叙に記載されている。

同図にかいて、アクティブマトリックス型の液 品パネル(I)はX方向にα務、Y方向に血行の画業 を有し、m×n個のアモルファズンリコン(a‐si)よりなるTFT(顔膜トランジスタ)(1æ) 及び被品電低(1b)が図示の釦(マトリクス状 に接続され、各行(GI、G2、--Gm)及び各列(D1、D2、--Da)は夫々、行ドライパ(I)及び列 ドライパ(I)に接続されている。前記行ドライパは m段のシフトレジスタ(2a)及び出力回路(2b) により構成され、前紀列ドライパは a 段のシフト レジスタ(3a)、サンプルホールド回路(3b)

特開昭63-73295(2)

及び出力回路(3c)により構成される。(4)は同期制御国路であり、水平同用信号(Hp)及び垂直周用信号(Vp)に基づいて第1、第2スタートペルス(ST1)(ST1)及び第1、第2クロックペルス(CP1)(CP1)を作成する。

然7回は行ドライベの各枚形を示す図であり同 図(a)は映象信号を表わし、第6図の墨直岡期信号 (Vp)及び水平同期信号(Hp)が重要されて いる。図中、T1は垂直岡期信号区間、T1は垂 直帰線区間、T2は映像信号区間である。

シフトレジスタ(2a)には第7図(b)(c)の垂直 同用信号に同期した第1スタートパルス(ST1) 及び水平同期信号に同期した第1クロックパルス (CP1)が与えられ、各行G1、G2…には(d) (a)(f)に示す如く1日(1水平期間)づつずらされ た地圧波形が印加される。この地圧技形により水 平頻線区間にかいて各行のTFT(1a)を順次 ONさせ各商業に被品級動地圧を印加する。

一方、列ドライバ(3)の各部故形は第8図に示す ようになる。列ドライブは各1R区間にかいて同

設当りの選延時間はクロック周期の光以内としたければ動作しない。即ち、前記トランジスタには 比較的スイッチング速度の速いものが必要となる ため、液晶パネル(I)に用いられているューS I T F T の様なスイッチング速度の遅いトランジスタ は用いることができなかった。

との為、本額出版人は、駆動回路の一部に比較的スイッチング速度の遅いトランジスタを用いることのできる面像表示装置をすでに提案している (特価昭61-108969)。所る既是案の面像表示装置は劣も図に示す如くシフトレジスタを用いないで、クロックパルスをカウントして2進カウント値及びその反転出力を導出するカケンタ (50)(60)と、このカウンタ出力をデュードしてマトリックスパネル(!)の各行及び若しくは各列に助比クロックパルスに同期して似次シフトするパルスを発生せしめるデューダ (51)(61)とで駆動回路を確成したものである。

17 発明が解決しようとする問題点

上述の如き武提案の従来装置に於いては、そ

じ動作をくりかえす。第8 図(a)はT * における1 日区間を引き延ばして描いた映像個号である。図中、T 《 は水平同明個号区間及び水平母級区間、T * は映像機器の含まれる区間である。

シフトンジスタ(3a)には第8図(b)(c)に示す 水平同期付分に同期した第2スタートペルス(S T1)及びその周期ェ=T5/mの網被数の第2 クロックペルス(CP2)が与えられ、シフトレ ジスタ(3a)の各段の出力には同路(d)(e)(f)に示 すように類次ェづつずらされたペルスが出力され る。サンプルホールド回路(3h)の各段は対応 する各段の関配シフトンジスタの出力により制御 され、飲出力の立下りにより映像付分の電圧値を サンプルし次のサンプル時まで(1日の間)ホー ルドする。出力回路(3c)はサンプルホールド 回路の出力を受けて優新増巾し列電低を駆動する。

上述の収動回路にかけるシフトレジスタはデータの伝送はシフトレジスター改当り 4 個のトランジスタをクロック(ダ、ア)により順次スイッチ することにより行なわれるため、トランジスタ1

のデューダ(51)(61) 化はカウンタ(50)(60)からの出力として、第5図化示す如く、各ピットの 個分線 a ・ b のみならず、それ等の反転信分 a ・ c で c が入力される。即ち、カウンダ P のあるいは(60)が N ピットカウンタであったなら、デューダ(51)への入力として 2 N 本が必要となり、この 2 N 本の信分線がデューダ(51)のトランジスタのゲート に結合されるのである。従って、信分線の増加 によりデコーダ(51) 回路の構成の複雑化を招いたり、製造歩留りの低下を来たす惧れがあった。

付 問題点を解決する為の手段

本発明の面像表示装置は、前記クロックパルスをカウントしてる進力サント値を導出するカウンタと、このカウンタ出力をデコードして前記各行及び若しくは各列に、前記クロックパルスに同期して耐火シフトするパルスを発生せしめるデコーダとをアクティブマトリックスパネル上に並改してなり、設デコーダをカウンタの2進カウント値に応答するアチャンネル薄膜トランジスタとで構成したものであ

ŏ.

树作 用

本発明の函像表示装置によれば、カウンタの 2 逸カワント値をPチャンネル並びにロチャンネ ルの得談トランジスタにてデコードでき、2 逸カ ムント値の反転出力を用いないでよい。従って、 デコーダ回路へのカウンタからの入力線を半減せ しめられる。

(4) 实 监 例

第1因及び第2図に木発明の画像表示装置の 駆動回路の異なる実施例を示す。第1図に於いて、 2連カタントの第1のピッドをは第1及び第3の 行信号線のP型TFT例即、第2及び第4の行信 号線のB型TFT例間の各ゲートに接続され、第 2のピットがは第1及び第2の行信号線のP型T FT例四、第3及び第4の行線号線の取型TFT 例例の各ゲートに接続されている。

今、カウンタ国は2ピット4出力構成であり、 カウンタが0の時その出力はa=*0°、b=*0°。 カウンタが1の時その出力はa=*1°、b=*0°.

このようだしてカウンク師の歩進に従って、ゲート信号GI~GIが順次Hiphとなり、液晶パネルを収動するのである。

又、好 2 凶の突転例に於いて、第 1 凶の突施例 と英なる所はその出力回路 (52) にある。 即ち抜 回路 (52) は p チャンネルTFT科(24)(4)(4)と n チャンネルTFT(4)(24)(4)(4)と n チャンネルTFT(4)(24)(4)(4)と n チャンネル のであり、スイッチングの時以外は p チャンネル TFTか n チャンネルTFTかの何れかのTFT 水OFFとなっているので、 電流前費が小さい。

第3個に PチャンキルT F T と a チャンキルT F T とを同一基板、即ちアクティブマトリクスパキル上化形成する工程を示す。 何図(A)化示す如く、まずアクティブマトリクスパキルのガラス基板(s) 上にT F T のソース及びドレイン選後となるして O 又は全かちなる尋望着(100)を付け所定のパターンにフォトリソグラフィーによりパターンニングでる。 次に同図(b)に示す如く、 a チャンキルT F T のソース、ドレイン板(200)(200)となる a 型のアモルファスシリコンを付けパ

カタンタが2の時その出力は1="0".b="1"。
カタンタが3の時その出力は1="1".b="1"と
真理値を設定した場合、とのデコーダ(51)では
"0"に相当する負の選に信号がPチャンネル下
FTをONとし、"1"に相当する正の違に信号が
ロチャンネル下FTをOFFとする。従って、
今カタンタが0の時下FTの同時間が30%の下下下の
はのの4出力タ1~よりの内ON状態の下FTの
はが作用する第1の出力信号・1のみがHigh
となる。従って、ロチャンネル下FT14回時間の
は対域によって構成された出力回路(52)では、
TFT14がONするので、4ゲート信号(G1~G4)の内、第1のゲート信号G1のみがHigh
となる。

次化カウンダ网がロから1化歩進したなら、デコーダ(51)のTFT内200円のがON、TFT内の网络内がOFFとなり、出力付サタミのみが日ighとなる。

ターンニングする。 との上に p チャンネルTFTのソース、Fレイン征(300)(300)となる p 型のアモルファスシリコンを付け先の n 型のアモルファスシリコン(200)(200)が決 仔するように同図(c)に示す如く、パターニングする。

さられ、同図(d)に示す如く、両TFTの動作領域(400)となる i型(真性)のアモルファス シリコンを付けパターンニングする。同図(e)に示す如くこの上にゲート絶縁酸(d)となるSiOt。 SitN(等の絶縁軽を付ける。最後に、同図(f) に示す如く、ゲート単極(600)となるアルミニクムの如き等電局を付けパターンニングする。

以上の説明に於いては、ゲート信号線側の駆動 国路について木発明を実施してかりますが、ドレイン信号線側の駆動回路に採用し得る字は云うま でもない。

(1) 発明の効果

本発明の函像投示装置によれば、デコーダを p チャンネル薄膜トランジスタとロチャンネル標

特開昭63-73295(4)

膜トランジスタとの組合せ回路にて構成している ので、カウンタからの2池カウント値を用いてそ の反転出力を用いないで、デュードできる。 従っ て、デューダ回路へのカウンタからの入力線を半 減せしめて、デューダの構成の箇略化、並びに歩 留の歌番が図れる。


4. 図面の簡単な説明


第1回及び第2回は本発明の函像表示装置の駆動部分の異なる実施例の回路図、第3回(国乃至(f) は本発明装置の製造工程順の斬節図、第4回は既 提業装置のプロック図、第5回は既提業装置の駆 動部分回路図、第6回は従来装置のブロック図、 第7回及び第8回は信号波形図である。


` (I)…マトラクスパネル、 (50)(60) …カタンタ、 (51)(61) …デコーダ、 (52)(63) …出力回路。


> 出頭人 三芹電板株式会社 代題人 介理士 西野 卓嗣(外1名)

第1図









特開昭63-73295 (5)

